Search for person "Clifford Wolf"

Puerto Patida und das Leben am Limit der Soundspuren
39 min

Puerto Patida und das Leben am Limit der Soundspuren

Python Gradual Typing: The Good, The Bad and the Ugly
35 min

Python Gradual Typing: The Good, The Bad and the Ugly

init
8 min

init

Shutdown
9 min

Shutdown

Time to review the conference days and say goodbye

Kommunale Plattformen nachhaltig gestalten: Vorstellung eines Kriterienkatalogs
41 min

Kommunale Plattformen nachhaltig gestalten: Vorstellung eines Kriterienkatalogs

init
11 min

init

shutdown
6 min

shutdown

shutdown
6 min

shutdown

The nextpnr FOSS FPGA place-and-route tool
46 min

The nextpnr FOSS FPGA place-and-route tool

the next step forward in open source FPGA tools

init
8 min

init

WLAN. Planung, Bau, Inbetriebnahme, Abnahme.
60 min

WLAN. Planung, Bau, Inbetriebnahme, Abnahme.

Wer Funk kennt, nimmt Kabel.

End-to-end formal ISA verification of RISC-V processors with riscv-formal
29 min

End-to-end formal ISA verification of RISC-V processors with riscv-formal

Freifunk für Einsteiger - Freies WLAN überall und frei!
57 min

Freifunk für Einsteiger - Freies WLAN überall und frei!

Home Control ein No-Cloud IOT-System
54 min

Home Control ein No-Cloud IOT-System

Wie Corona ein 6 Jahres altes Projekt zum Release führte

Aufmerksamkeits-Ökonomie auf Social Media
51 min

Aufmerksamkeits-Ökonomie auf Social Media

Ganeti – ein (humoristischer) Erfahrungsbericht
47 min

Ganeti – ein (humoristischer) Erfahrungsbericht

und warum wir auf Dienstag warten

Verilog Synthesis and more with Yosys
113 min

Verilog Synthesis and more with Yosys

Formal Verification of Verilog HDL with Yosys-SMTBMC
52 min

Formal Verification of Verilog HDL with Yosys-SMTBMC

Fakes & Bots
46 min

Fakes & Bots

Hand in Hand, aber auch überschätzt

Alles Fake?
41 min

Alles Fake?

Über die Pluralität von Falschmeldungen.

Digitale Kultur in und für Berlin
30 min

Digitale Kultur in und für Berlin

CDR-Slam - Bühne frei für digitale Verantwortung!
69 min

CDR-Slam - Bühne frei für digitale Verantwortung!

A Free and Open Source Verilog-to-Bitstream Flow for iCE40 FPGAs
59 min

A Free and Open Source Verilog-to-Bitstream Flow for iCE40 FPGAs

Mit Digitalisierung zur Verkehrswende? - Chancen und Grenzen
60 min

Mit Digitalisierung zur Verkehrswende? - Chancen und Grenzen

Nicht öffentlich.
65 min

Nicht öffentlich.

Ein Geheimdienst als Zeuge. Szenen aus dem…